F0203236

2014年9月29日 星期一

新體驗 : AND 5IN 1OUT 設計
運用3輸入的AND完成                                         2014.09.30
張貼者: Unknown 於 晚上7:13
以電子郵件傳送這篇文章BlogThis!分享至 X分享至 Facebook分享到 Pinterest

沒有留言:

張貼留言

較新的文章 較舊的文章 首頁
訂閱: 張貼留言 (Atom)

關於我自己

Unknown
檢視我的完整簡介

網誌存檔

  • ►  2016 (21)
    • ►  6月 (1)
    • ►  5月 (6)
    • ►  4月 (3)
    • ►  3月 (11)
  • ▼  2014 (14)
    • ►  12月 (2)
    • ►  11月 (4)
    • ►  10月 (5)
    • ▼  9月 (3)
      • 新體驗 : AND 5IN 1OUT 設計 運用3輸入的AND完成              ...
      • 新體驗 : AND 3IN 1OUT 設計 運用2輸入的AND完成               ...
      • Verilog HDL!!!!
簡單主題. 技術提供:Blogger.